(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-96021

(43)公開日 平成8年(1996)4月12日


(51) Int.Cl. ⁶ G 0 6 F 17/50 11/25	識別記号	庁内整理番号 9191 -5H	F I 技術表示的				技術表示箇所	
					664	ĸ	К	
				11/ 26	310			
				未請求	請求項の数 5	OL	(全 7 頁)	
(21)出願番号	特願平6-232785	(71)出願人				1149-1144-1144-1144-1144-1144-1144-1144		
(株式会社日立製作所				
(22)出願日	平成6年(1994)9			千代田区神田駿 海	可台四	丁目6番地		
			(72)発明者	鈴木				
			The state of the s		県秦野市堀山下 所汎用コンピュ・			
			(72)発明者	中山 利	加重			
				神奈川県	具秦野市堀山下	1 番地	株式会社日	
				立製作	所汎用コンピュ ・	ータ事	業部内	
			(72)発明者	米山 包	多二			
				東京都江	T東区福住1丁	目13番1	2号 株式会	
				社日立列	東サービスエン	ジニアリ	リング内	
			(74)代理人	弁理士	小川 勝男			

(54) 【発明の名称】 並列プロセッサ論理シミュレーション装置

(57)【要約】 (修正有)

【目的】命令インタプリタでプロセッサ制御論理部をシミュレートし、ネットワーク網論理のみを回路シミュレータで行い、回路シミュレータの論理実装制限に関係無く、大規模な並列プロセッサシステムの論理シミュレーションを効率良く高速に実施。

【構成】ネットワーク網で接続される並列プロセッサの論理シミュレーション装置において、ネットワーク網論理とネットワーク制御論理部をゲートレベルでシミュレーションする回路シミュレータ202と、プロセッサ制御論理部をデータ転送機能レベルでシミュレーションする命令インタブリタ205をイベント発生により制御するプロセススケジューラ201と、ネットワーク構成情報が登録されプロセススケジューラ201からアクセスされる第1の記憶部と、各プロセッサユニット情報が登録され命令インタブリタ205が管理する第2の記憶部とよりなる。



1

【特許請求の範囲】

【請求項1】複数のプロセッサユニットがネットワーク 網で接続される並列プロセッサの論理シミュレーション を行なう論理シミュレーション装置であって、前記ネッ トワーク網論理及び前記プロセッサユニットのネットワ 一ク制御論理部をゲートレベルでシミュレーションする 回路シミュレータと、前記プロセッサユニットのプロセ ッサ制御論理部をデータ転送機能レベルでシミュレーシ ョンする命令インタブリタと、前記回路シミュレータ及 び前記命令インタプリタをイベント発生により制御する 10 プロセススケジューラと、前記ネットワーク網のネット ワーク構成情報が登録され前記プロセススケジューラか らアクセスされる第1の記憶部と、前記複数のプロセッ サユニットの各プロセッサユニット情報が登録され前記 命令インタブリタが管理する第2の記憶部とから成るこ とを特徴とする並列プロセッサ論理シミュレーション装

【請求項2】1つの命令インタブリタが前記複数のプロ セッサユニット情報の全部を管理することにより前記複 数のプロセッサユニットをシミュレーションすることを 20 特徴とする請求項1記載の並列プロセッサ論理シミュレ ーション装置。

【請求項3】1つの命令インタプリタが1つのプロセッ サユニット情報を管理し、前記プロセススケジューラが 複数の命令インタブリタを制御することを特徴とする請 求項1記載の並列プロセッサ論理シミュレーション装 置。

【請求項4】前記回路シミュレータはイベント発生を前 記プロセススケジューラに報告する手段を有し、前記イ ペントは、ネットワーク間データ転送送受信処理の完 30 了、ネットワーク網の障害発生、ネットワーク網の所定 サイクル連続した空状態の発生、ネットワーク網の所定 サイクル連続したビジー状態の発生、タイマ割込みの検 出であることを特徴とする請求項1記載の並列プロセッ サ論理シミュレーション装置。

【請求項5】前記命令インタプリタはイベント発生を前 記プロセススケジューラに報告する手段を有し、前記イ ベントは、ネットワークへの送信処理開始、ネットワー クからの受信処理完了であることを特徴とする請求項1 記載の並列プロセッサ論理シミュレーション装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報処理装置等を構成 する論理回路の論理シミュレーション検証に係り、特に 大規模な並列プロセッサシステムのネットワーク網の論 理シミュレーションに関する。

[0002]

【従来の技術】従来、論理回路装置を構成するゲート単 位の全基本論理案子を全て回路シミュレータに実装し、 該回路シミュレータに命令インタプリタを接続し、プロ 50 シミュレーション全体の高速化を実現すると共に、並列

グラム実行時、論理シミュレーション対象となるテスト 命令列のみを回路シミュレータ側で実行し、該テスト命

令列以外の命令列は命令インタプリタが代行実行する2 階層論理シミュレーション方式が提案されていた。これ に関する事例として、例えば、特開昭59-14897

1号公報が上げられる。

【0003】ネットワーク網で複数のプロセッサユニッ トが接続さている大規模な並列プロセッサシステムの論 理シミュレーションを上記の従来技術により行なうと、 プロセッサユニット論理回路部分を全て回路シミュレー 夕に実装する為、回路シミュレータの論理実装制限によ り実装出来るプロセッサユニット台数が限定される。従 って、全てのプロセッサユニットを実装した論理シミュ レーションが出来ない。又、論理シミュレーション性能 も実装規模が増える程遅くなり、シミュレーション時間 が非常に長いと言う問題があった。

[0004]

【発明が解決しようとする課題】本発明の目的は、同路 シミュレータにプロセッサユニットのプロセッサユニッ ト制御論理部を実装せず、該プロセッサユニット制御論 理部を全て命令インタプリタが代行実行し、ネットワー ク論理及びプロセッサユニットのネットワーク制御論理 部を回路シミュレータに実装することで上記の問題点を 解決し、回路シミュレータの論理実装制限に関係無く、 大規模な並列プロセッサシステムの論理シミュレーショ ンを効率良く高速に実施することにある。

[0005]

【課題を解決するための手段】ゲートレベルの基本論理 素子で実現される論理回路装置と等価な回路シミュレー タを用いた並列プロセッサの論理シミュレーションにお いて、プロセッサネットワーク網論理及びプロセッサユ ニットのネットワーク制御論理部のみをシミュレーショ ンする回路シミュレータ、データ転送レベルで複数のプ ロセッサユニット論理回路と等価な動作を擬似する命令 インタプリタ、回路シミュレータ及び命令インタプリタ を制御するプロセススケジューラ、回路シミュレータで 発生したイベントを検出しプロセススケジューラへ制御 を移す手段、命令インタブリタで発生したイベントを検 出しプロセススケジューラへ制御を移す手段、ネットワ ーク構成情報を登録する手段とを有し、回路シミュレー タにプロセッサユニット制御論理部を実装すること無し に、高速に大規模な並列プロセッサの論理シミュレーシ ョンを可能としたことにより達成される。

[0006]

【作用】本発明は並列プロセッサネットワーク論理のシ ミュレーションを、プロセッサユニット制御論理部を命 令インタブリタがシミュレートする方式で実現してい る。必要最低限の論理実装で論理シミュレーションを実 施できる為、低速な回路シミュレータの負担を低減し、

プロセッサシステム最大実装での論理シミュレーション を実現できる。

[0007]

【実施例】図1は本発明の論理シミュレーション対象と なる並列プロセッサシステム構成の一例を示す図であ る。図1において110は並列プロセッサシステム、1 11はクロスパネットワーク網、112、113、11 4はプロセッサユニットである。

【0008】図中の矢印は、プロセッサユニット1及び i がクロスパネットワーク網を介して、データパケット 10 をプロセッサユニット2に送信していることを示してい る。図中では、プロセッサユニット1からの送信データ を、プロセッサユニット2が受信している状態で、プロ セッサユニットiからの送信がクロスパネットワーク上 で特たされる。この場合、プロセッサユニットiからの 送信動作に対して、ビジーが発生し、処理待ちが起こ る。又、プロセッサユニット i からの送信パケット長が 短い場合、プロセッサユニットiからの送信動作は完了 する (ビジーでは無くなる) が、クロスパネットワーク 網上にパケットデータが滞留している状態となる場合が 20 あり、この際、何らかの要因でプロセッサユニット1か らプロセッサユニット2への送信でデッドロックが発生 した場合、送受信関連イベントが発生しなくなる(これ をネットワークが"空"の状態と呼ぶ)。

【0009】本発明は、このような種々の状態における 並列プロセッサの動作を論理シミュレーションにより検 証しようとするものである。

【0010】図2は本発明が適用される並列プロセッサ 論理シミュレーションシステムの構成の一例を示す図で

【0011】図2において200はホスト計算機システ ム、201はプロセススケジューラ、202は回路シミ ュレータ、203は回路シミュレータがシミュレートす るネットワーク論理、204はメモリ、205は並列プ ロセッサのプロセッサユニットのシミュレートを行なう 命令インタプリタ、206は命令インタプリタが制御す る擬似メモリ、207は命令インタプリタが管理するプ ロセッサユニット情報、208は論理シミュレーション 対象となる並列プロセッサのネットワーク構成情報を登 録するファイルである。

【0012】ネットワーク構成情報ファイルには、クロ スパネットワーク網構成を示す次元、各クロスパに接続 されるプロセッサアドレス及び実装状態を示す有効/無 効ビットが登録されている。命令インタプリタは本情報 を参照し、シミュレートするプロセッサ台数及び実装ア ドレスを認識する。

【0013】図3は本発明を用いた論理シミュレーショ ン形態の実施例を示す図である。

【0014】命令インタプリタ複数プロセッサモード

路シミュレータ (302) と命令インタプリタ (30 3)を一台づつ配して、命令インタプリタが複数のプロ セッサユニット情報(304)を有し、複数のプロセッ サユニットをシミュレートする。命令インタプリタ単一 プロセッサモード(b)では、プロセススケジューラ下 に、回路シミュレーター台とシステム構成上必要となる プロセッサユニット台数分の命令インタプリタ1 (30) 5) から命令インタプリタN (306) 迄を配して、各 命令インタプリタがネットワーク網に接続される各プロ セッサユニットをシミュレートする。両モード共プロセ ススケジューラは、ホスト計算機のタイマを用いて、各 回路シミュレータ及び、命令インタプリタに順次サービ スを行なうが、命令インタプリタ側でネットワークへの 送信処理開始時点、ネットワークからの受信処理完了時 点で命令インタプリタから回路シミュレータに一旦制御 を移す。又、回路シミュレータ側で、ネットワーク間デ ータ転送送受信処理が完了した時点、ネットワークで障 害発生を検出した時点、ネットワーク網が所定サイクル 連続して空状態となった時点、ネットワーク網が所定サ イクル連続してビジー状態となった時点、タイマ割込み を検出した時点では、同様に回路シミュレータから対象 プロセッサユニットのシミュレートを担当している命令

【0015】図4は本発明の一実施例のプロセッサユニ ット情報を示す図である。400は対象プロセッサユニ ットのレジスタ情報、401は対象プロセッサユニット の実行環境情報であり、命令実行アドレスを示すプログ ラムカウンタ (402)、制御移行事象を登録するイベ ントフラグ(403)等が格納されている。404はメ 30 モリ管理テーブルのアドレスを格納する。

インタプリタ側に制御を移す。

【0016】メモリ管理テーブルは現在アロケートされ たページ、すなわち現在までにデータの書き込みが発生 したページの論理アドレス及び、実際に命令インタプリ 夕がホスト計算機上に確保した物理メモリアドレスの対 をページ単位に管理する。

【0017】図5は本発明の命令インタプリタのメモリ 管理の一実施例を示す図である。

【0018】命令インタプリタは、命令実行中にメモリ への書き込みが発生した場合(500)、対象となるメ モリページと書き込みページアドレス (501) のみホ ストマシンに動的に確保する。メモリアドレス管理テー ブルに、確保したページの論理アドレス、ホスト計算機 上に確保した該当ページ領域の物理アドレス、及びダー ティフラグが登録される (502)。 ダーティフラグと は、ネットワーク論理へ状態を遷移する際、前回の状態 遷移以降書換えが該当ページに対して発生したか否かを 示す1パイトのフラグパイトであり、ダーティフラグの 立っているページのみが、状態遷移の際のデータコピー 対象となる。ダーティフラグは、状態遷移直前に全てク (a) では、プロセススケジューラ(301)下に、回 50 リア(503)される。回路シミュレータ側メモリにも

5

同様のダーティラグがあり、命令インタプリタへの状態 選移時に同様の処理が行なわれる。この処理により、必 要最小限のホスト計算機のメモリのみを使用した高速な データ転送が可能となる。図2の構成で回路シミュレー 夕側がメモリ(204)を持たない構成の場合、状態遷 移時にデータコピーが発生しないため、ダーティフラグ のクリア(503)は行なわない。

【0019】図6は本発明を用いた命令インタブリタ複数プロセッサモードでの並列プロセッサの論理シミュレーションの一実施例の流れを示す概略フローチャートで 10 ある。 プロセススケジューラはシミュレーションが開始される (600)とネットワーク構成情報ファイルよりネットワーク構成情報を取得し、所定領域に該情報を設定 (601)した後、回路シミュレータを起動する (602)。回路シミュレータは、該ネットワーク構成情報に従いパワーオンリセット処理 (603)を実行しネットワークを初期化した後、プロセススケジューラを介して命令インタブリタを起動する (604)。命令インタブリタは、該ネットワーク構成情報に従いネットワーク接続台数分のプロセッサメモリに対象プログラムを 20 ロード (605)する。

【0020】命令インタプリタは、プロセッサユニット 環境情報を1命令実行ごとに切り替え、ネットワーク接 続台数分のプロセッサユニットを擬似実行する(60 6)。全プロセッサユニット環境情報を1命令実行ごと に切り替え、ネットワーク接続台数分のプロセッサユニ ットの1命令の処理が完了した時点でネットワーク制御 移行イベント発生有無のチェックを行なう(607)。 ネットワーク制御移行イベントが発生しない場合は、全 プロセッサユニットで実行されているプログラムが全て 30 終了する迄前記処理を繰り返す(612)。全プロセッ サユニットで実行されているプログラムが全て終了した 場合、制御をプロセススケジューラに戻し、プロセスス ケジューラはシミュレーションを終了させる (61 3)。ネットワーク制御移行イベントが発生した場合 は、プロセススケジューラを介して制御を回路シミュレ ータへ移す。この際、プロセススケジューラは命令イン タプリタが管理しているプロセッサユニットのメモリデ ータを、論理フォーマットに変換し、回路シミュレータ 側メモリへコピーする(608)。回路シミュレータ 40 は、制御移行時点からのネットワーク網のシミュレーシ ョンを実行する(609)。ネットワーク論理でプロセ ッサ制御移行イベントが発生した場合(610)、プロ セススケジューラを介して、命令インタプリタ側へ制御 を移す。この際、プロセススケジューラは回路シミュレ ータ側メモリデータをプログラマブルデータフォーマッ トに変換し、命令インタプリタが管理しているプロセッ サユニットのメモリヘコピーする(611)。図2の構 成で回路シミュレータ側がメモリ(204)を持たない 構成の場合、回路シミュレータ側でメモリアクセスが発 50

生した際に、プロセススケジューラを介してインタラクティブに命令インタプリタ側メモリをアクセスする。このため、回路シミュレータ及び命令インタプリタ間の状態遷移(604及び611)の際、データ変換/コピーは実施しない。

【0021】図6では、命令インタプリタ複数プロセッサモードの場合であったが、命令インタプリタ単一プロセッサモードの場合では、システム構成上必要となるプロセッサユニット台数分の命令インタプリタがプロセススケジューラに起動される。以降の処理手順は、プロセススケジューラが回路シミュレータ及び複数の命令インタブリタに対して、均等にタイムスライス制御でサービスを行なう以外は、命令インタブリタ複数プロセッサモードと同様である。但し、各命令インタブリタは、単一プロセッサユニットを擬似実行している為、1命令実行毎のプロセッサユニット環境情報の切り替えは必要ない。

【0022】又、本実施例では、ネットワーク制御イベントが発生した際に、回路シミュレータ及び命令インタプリタ間の状態遷移を実施しているが、回路シミュレータ側では1サイクルの状態変化、命令インタブリタ側では全てのプロセッサ環境で1命令の処理が終了した時点で、無条件に制御移行する方法もある。

【0023】図7は、状態遷移時又は、回路シミュレータ側からのメモリアクセス時に対象となるメモリのプログラマブルデータフォーマット(700)、論理フォーマット(701)及び変換時のデータ位置対応の一例を示す。プログラムが直接扱うデータ形式がプログラマブルデータフォーマット、実際の論理上は、メモリRAMの物理配置(インタリーブ等)やアクセス形式、ハミングコード付加(702)によりデータ形式が異なる。これを論理フォーマットと呼ぶ。

[0024]

【発明の効果】以上説明した様に本発明によれば、回路 シミュレータの論理実装制限によらない大規模な並列プロセッサの論理シミュレーションを可能とし、又従来に 比して高速な論理シミュレーションを容易に実現出来

【図面の簡単な説明】

【図1】本発明の論理シミュレーション対象となる並列 プロセッサシステム構成の一例を示す図である。

【図2】本発明が適用される並列プロセッサ論理シミュレーションシステムの構成の一例を示す図である。

【図3】本発明を用いた論理シミュレーション形態の一 例を示す図である。

【図4】本発明のプロセッサユニット情報の一例を示す 図である。

【図5】本発明の命令インタプリタのメモリ管理の一例 を示す図である。

【図6】本発明を用いた論理シミュレーションの一実施

例の動作の流れを示す概略フローチャートである。

【図7】本発明が適用されるメモリのデータフォーマッ ト及び変換時のデータ位置の対応の一例を示す図であ る。

【符号の説明】

200:ホスト計算機システム

201:プロセス

スケジューラ

205:命令インタプリタ

ーク論理

204:メモリ

202:回路シミュレータ


206:命令インタプリタが制御する擬似メモリ

207:プロセッサユニット情報

208:ネットワーク構成情報を登録するファイル

203:回路シミュレータがシミュレートするネットワ


[図1]




[図3]

國 3


a) 命令インタブリタ投換プロセッサモード



b) 命令インタブリタ単一プロセッサモード




【図2】




【図4】

図4


演算プロセッサユニット情報



【図5】



【図7】



【図6】

図 6

